Zen (マイクロアーキテクチャ)

AMD Zen
生産時期	2017年から
販売者	AMD
設計者	AMD
生産者	GlobalFoundries
プロセスルール	14nm(FinFET) から 7nm
命令セット	AMD64
コア数	2-8 (メインストリーム); 8-32 (ハイエンドデスクトップ・サーバー);
ソケット	Socket AM4
コードネーム	Raven Ridge (APU); Summit Ridge (デスクトップ向けCPU); Pinnacle Ridge (デスクトップ向けCPU); Zeppelin (サーバー向けAPU); Naples (サーバー向けCPU);
前世代プロセッサ	Excavator
次世代プロセッサ	Zen 2
ブランド名	Ryzen、EPYC

Zen（ゼン）とは、AMDによって開発されたマイクロアーキテクチャである。2017年3月発売のRyzenシリーズのCPUから使われている。Zenベースの最初のシステムは、E3 2016にてデモンストレーションが行われた。Zenは長らく開発が停滞していたBulldozer以来となる、ゼロから完全に新しく設計されたアーキテクチャである。

Zenマイクロアーキテクチャ

設計

AMDによると、Zenの主な目標はコアあたりのパフォーマンスの向上である。

新しい特徴と改善された点は以下の通りである。

ライトバック方式のL1キャッシュ
- 従来のライトスルー方式に比べ、レイテンシがより低くなり、帯域がより増加する。
同時マルチスレッディング
- Bulldozerで使われていたCMT（Clustered Multi-Thread）とは異なり、1コアあたり2スレッドで処理できる。これは以前からIBM、インテル、オラクルのプロセッサに使われている[1]。
大容量の内部命令キャッシュ
すべてのコアがサイクルあたり最大6の整数演算、最大4の浮動小数点演算を実行可能[2]。
キャッシュメモリの帯域の増加
- L1・L2では2倍、L3では最大5倍となった。
クロック・ゲーティング
より大きなリタイア、ロード、ストアキュー
Bobcatに似たパーセプトロンによる、分岐予測の改善
フェッチステージから分離された分岐予測機
専用のスタックポインタを編集するため、インテルのHaswellやBroadwellに似たスタックエンジンを使用している[3]。
Move elimination
- 電力消費を削減するために、物理的なデータの移動を削減する。
RDSEED命令への対応
- 高性能なハードウェア乱数生成器であり、インテルのCPUではBroadwell以降から搭載されている[4]。
DDR4 SDRAMへの対応

すべてのZenコアはクロックサイクルあたり4命令実行でき、μOPSキャッシュから整数、浮動小数点スケジューラに命令を供給する[5][6]。すべてのコアは2つのアドレス生成ユニット（AGU）、4つの整数・浮動小数点ユニット（FPU）をもち、FPUのうち、2機は加算器として、残りの2機は乗算機として使われる。分岐予測機も改善されている。L1キャッシュは1コアごとに命令用に64KiB、データ用に32KiB、L2キャッシュは512KiB、L3キャッシュはコアあたり2MiB提供される。L3キャッシュは以前のAMDの設計と比較して5倍の帯域を提供する。

開発と歴史

2012年8月、AMDはZenマイクロアーキテクチャの開発を、ジム・ケラーの再雇用の直後に計画した[7]。2015年、AMDはZenマイクロアーキテクチャの存在を正式に発表した。

ジム・ケラーは、2015年9月にAMDを退職するまでの3年間、Zenの開発を担当していたチームのリーダーを務めていた[8]。

Zenは、本来であれば2017年にK12プロセッサーの後に登場する予定であったが、2015年のFinancial Analyst Dayにおいて、AMDはZenの設計をK12プロセッサーの開発よりも優先させるために、K12プロセッサーの登場を遅らせることを発表した。当時は、AMDは2016年10月頃に最初のZenベースプロセッサーを市場に投入するとしていた[9][10]。

2015年11月、AMDはZenのテストを終え、「全て期待通りで、目立ったボトルネックは無かった」と評価した[11][12]。

2015年12月、SamsungがAMDの14nm FinFETプロセスのプロセッサーであるZenとPolarisアーキテクチャのGPUの製造を担う契約をするかもしれないという噂が流れた[13]。その後、2016年6月に、AMDの「Samsungの14nm FinFETプロセスでの製造が成功した」というアナウンスにて、Samsungも製造を担当することが正式に判明した[14]。

前世代と比較しての利点

Zenアーキテクチャは、以前のBulldozerアーキテクチャとはまったく異なり、インテル製のプロセッサ向けに最適化されているソフトウェアでのパフォーマンスを向上させるために、さまざまな機能の変更や強化が行われている。

製造プロセス

Zenアーキテクチャは14nm・12nm FinFETプロセスで製造される[15]。これは、AMD FXや旧世代のAPUで使われていた32nmプロセスおよび28nmプロセスよりも歩留まりが良いとされる[16]。

パフォーマンス

Zenは、コアあたりの性能の向上のために、クロックあたりの命令実行数(IPC)をExcavatorと比較して40%以上向上させるという目標があった[17]。Excavatorのときは、Steamrollerと比較して、4～15%程度の改善しか見られなかったが[18][19]、Zenは最終的にExcavatorと比較して52%ものIPCの改善がなされた[20]。このような大きな改善を成し遂げることができた要因の一つに、SMTによるマルチスレッド処理が挙げられる。これにより、スループットが向上し、これまで以上のリソースが利用できるようになった。

Zenベースのプロセッサは、周波数や電圧の動的な制御のために、チップに内蔵されたセンサーを用いている[21]。これにより、CPUの冷却能力に余裕がある場合、設定されたブースト周波数を超えた周波数での動作が可能となる。

AMDは、8コア16スレッドのZenベースのプロセッサが、Blenderのレンダリングや、HandBrakeのベンチマークにおいて、同クロックのIntel Broadwell-Eプロセッサよりも優れていることを実証した[22][21][23]。

メモリ

Zenは最大で8チャネルのDDR4メモリをサポートする[24]。

電力消費と熱出力

Zenベースのプロセッサは、AMD FXや旧世代のAPUよりも消費電力や熱出力が削減され、同じ電力消費と熱出力でより多くの演算が可能になった。

Zenは、消費電力の削減のために、クロック・ゲーティングを使用し[6]、コアが使われていない時の周波数を下げている。これは「SenseMIテクノロジー」という機能によるもので、CPUに内蔵されたセンサーを使用し、周波数や電圧を動的に制御することにより実現している[21]。

強化されたセキュリティと仮想化支援

ZenはSecure Memory Encryption（SME）とSecure Encrypted Virtualization（SEV）のサポートが追加されている。SMEは、システム起動時、オンボードにあるプロセッサ（ARM Cortex-A5）を用い、ページテーブル毎に実行されるメモリをリアルタイムに暗号化する機能で、DDR4の暗号化を可能にしている。これにより、メモリ内容のスヌーピングやコールドブートアタックを防ぐことができる。

接続性

Zenは、SATA、USB、PCI Express、NVMeなど、サウスブリッジの大半をSoCとして組み込んでいる[25][26]。

AMDは、Radeon Instinctの発表において、今後リリースされる、コードネームNaplesのZenベースCPUが、ディープラーニングシステムの構築に最適化されることを発表した[27][28]。Naples CPUは、PCI Expressを最大64レーン提供し、PCI Express x16 コネクタに接続するInstinctカードを最大4枚接続できるようになるとされる。これに対して、インテルのXeonは、提供するPCI Expressは最大でも40レーンとなっている。

製品群

詳細は「Ryzen」を参照

Zenは、デスクトップやノートパソコン向けにはRyzenやAPUとして、サーバー向けにはEPYCという新たなブランドとして展開される[29][30][31]。

脚注

出典

外部リンク

「Zen」コア・アーキテクチャー - AMD

This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.

[1] “AMD Zen Confirmed for 2016, Features 40% IPC Improvement Over Excavator”. 2017年3月19日閲覧。

[2] “AMD Opens The Lid on Zen Architectural Details at Hot Chips – Huge Performance Leap Over Excavator, Massive Throughput on 14nm FinFET Design”. WCCFtech. 2016年8月23日閲覧。

[3] Fog, Agner. “The microarchitecture of Intel, AMD and VIA CPUs”. Technical University of Denmark. 2017年3月19日閲覧。

[AMD_Starts_Linux_Enablement-4] “AMD Starts Linux Enablement On Next-Gen "Zen" Architecture”. Phoronix. (2015年3月17日) 2015年3月17日閲覧。

[dresdenboy-5] “AMD's Zen core (family 17h) to have ten pipelines per core”. 2017年3月19日閲覧。

[zen_anand-6] Cutress, Ian (2016年8月18日). “AMD Zen Microarchitecture”. Anandtech 2016年8月18日閲覧。

[7] “Jim Keller On AMD's Next-Gen High Performance x86 Zen Core & K12 ARM Core”. YouTube. (2014年5月7日)

[anandtech-8] “Jim Keller Leaves AMD”. Anand tech. 2015年10月14日閲覧。

[Ryan_Smith-9] Ryan Smith (2015年5月6日). “AMD’s 2016-2017 x86 Roadmap: Zen Is In, Skybridge Is Out”. AnandTech. 2017年3月19日閲覧。

[zenoct2016-10] “AMD set to release first ‘Zen’-based microprocessors in late 2016 – document”. (2015年6月12日) 2015年8月30日閲覧。

[extremetech.com-11] “GlobalFoundries announces 14nm validation with AMD Zen silicon”. ExtremeTech. 2017年3月19日閲覧。

[12] “OC3D :: Article :: AMD Tests Zen CPUs, "Met All Expectation" with no "Significant Bottlenecks" found :: AMD Tests Zen CPUs, Met All Expectation with no Significant Bottlenecks found”. 2017年3月19日閲覧。

[13] “Samsung to fab AMD Zen & Arctic islands on its 14 nm Finfet node”, Tech power up.

[14] Moorhead, Patrick (2016年7月25日). “AMD Officially Diversifies 14nm Manufacturing With Samsung”. Forbes 2016年7月26日閲覧。

[14nm_AMD_Zen_CPU_Will_Have_DDR4_and_Simultaneous_Multithreading-15] “14nm AMD Zen CPU Will Have DDR4 and Simultaneous Multithreading”. Softpedia. (2015年1月28日) 2015年1月31日閲覧。

[16] Lilly, Paul (23 July 2016), “AMD Shipping Zen In Limited Quantity Q4, Volume Rollout Ramps Q1 2017”, hothardware.com, "Zen is being built on an advanced GlobalFoundries-sourced 14nm FinFET process"

[17] Smith, Ryan (2016年5月31日). “AMD Briefly Shows Off Zen "Summit Ridge" Silicon” 2016年6月7日閲覧。

[18] “AMD Announces Zen, 40% IPC Improvement Over Excavator - Coming In 2016” (2015年5月7日). 2017年3月19日閲覧。

[19] Ian Cutress (2015年6月2日). “IPC Increases: Double L1 Data Cache, Better Branch Prediction - AMD Launches Carrizo: The Laptop Leap of Efficiency and Architecture Updates”. Anandtech. 2017年3月19日閲覧。

[Anand_zen_announcement-20] Cutress, Ian (2017年2月22日). “AMD Launches Zen”. Anandtech.com 2017年2月22日閲覧。

[TR_Ryzen-21] Kampman, Jeff (2016年12月13日). “AMD crests Summit Ridge with Ryzen CPUs”. TechReport 2016年12月13日閲覧。

[TR_zen-22] Kampman, Jeff (2016年8月18日). “AMD gives us our first real moment of Zen”. Tech Report 2016年8月18日閲覧。

[zen_ars-23] Anthony, Sebastian (2016年8月18日). “AMD says Zen CPU will outperform Intel Broadwell-E, delays release to 2017”. Ars Technica 2016年8月18日閲覧。

[24] “AMD's Zen processors to feature up to 32 cores, 8-channel DDR4”. TechSpot. 2017年3月19日閲覧。

[25] L, Alex; Walrath, Josh (2017年1月12日). “Podcast #432 - Kaby Lake, Vega, CES Review”. PC Perspective 2017年1月13日閲覧。

[26] Mah Ung, Gordon (2016年9月28日). “How AMD's powerful Zen chip flouts the SoC stereotype”. PC World 2017年1月13日閲覧。

[27] Smith, Ryan (2016年12月12日). “AMD Announces Radeon Instinct: GPU Accelerators for Deep Learning, Coming in 2017”. Anandtech 2016年12月12日閲覧。

[28] Shrout, Ryan (2016年12月12日). “Radeon Instinct Machine Learning GPUs include Vega, Preview Performance”. PC Per 2016年12月12日閲覧。

[hexus.net-29] “Zen-based APU with HBM to be AMD Carrizo successor”. 2017年3月19日閲覧。

[30] “AMD Zen FX CPUs, APUs Release Details Surface, Top-Notch Performance In The Cards”. Tech Times. 2017年3月19日閲覧。

[31] “AMD EPYC”. AMD. 2017年5月20日閲覧。