Alpha 21064

21064は、主にワークステーションやサーバに採用された。以下のような採用例がある。

• Aspen Systems のワークステーション Alpine
• Carrera Computers の Hercules 150、Hercules 200 とワークステーション Pantera II
• クレイ・リサーチのスーパーコンピュータ Cray T3D
• アンコールコンピュータのハイエンド・リアルタイム・コンピュータ Infinity R/T
• DEC
  • DECpc AXP 150 エントリレベル・ワークステーション
  • DEC 2000 AXP エントリレベル・サーバ
  • DEC 3000 AXP ワークステーションとエントリレベル・サーバ
  • DEC 4000 AXP ミッドレンジ・サーバ
  • DEC 7000/10000 AXP ハイエンド・サーバ

登場した1992年から1993年まで 21064 は世界最速のマイクロプロセッサだったが、IBMの POWER2 に追い抜かれた。POWER2 の性能を超えたのは275MHzの 21064A で、1993年10月のことである[1]。

I-box は制御装置であり、命令をフェッチし、デコードし、発行すると同時にパイプラインを制御する[2]。第1ステージでは一次命令キャッシュから2つの命令をフェッチする。第2ステージでは、I-Box内の論理回路で分岐予測を行う。静的予測と動的予測のいずれかを使用する。静的予測では、分岐命令のディスプレースメント部の符号（正か負か）を調べ、負の場合（戻る分岐命令の場合）は分岐すると予測する（ループの先頭に戻る分岐命令と判断する）[3]。動的予測では2,048エントリの1ビットの分岐履歴テーブルを調べ、対応するエントリが1なら分岐すると予測する。動的予測を使った場合の分岐予測の当たる確率はおおよそ80%である[4]。分岐予測が外れた場合のペナルティは4サイクルである[5]。

第3ステージでは2つの命令の命令デコードを行う。第4ステージでは、2つの命令で必要とするリソースが使えるかどうかを I-box がチェックする。リソースが利用可能ならその命令を発行するが、同時に発行する2命令の組み合わせには制限がある。どういう命令が組み合わせ可能かは、それら命令が使用する整数レジスタファイルのリード/ライトのポート数で決まる[6]。21064が同時に発行できる命令の組み合わせは、整数演算命令と浮動小数点演算命令、任意のロード/ストア命令と任意のその他の演算命令、整数演算命令と整数分岐命令、浮動小数点演算命令と浮動小数点分岐命令である。不可能な組み合わせは2種類あり、整数演算命令と浮動小数点ストア命令、浮動小数点演算命令と整数ストア命令である（同じ種類の命令も同時に発行できない）。2つの命令が不可能な組み合わせの場合、1命令だけ発行し、残る命令を発行するまでパイプラインの最初の4段がストールする。リソースが利用可能でない場合や依存関係問題が発生した場合、命令を発行できないので、パイプラインの最初の4段がストールする。

I-box には仮想アドレスを物理アドレスに変換する2つのトランスレーション・ルックアサイド・バッファ (TLB) が含まれる。これらのTLBを instruction translation buffers (ITBs) と呼ぶ。ITBs には命令フェッチで最近使ったページテーブルのエントリがキャッシュされている。2つのITBとは、8KBページ用の8エントリのITBと4MBページ用の4エントリのITBである。どちらもフルアソシアティブで、置換アルゴリズムとしては「最後に使われたエントリ以外を置換する」方式である[7]。

第5ステージからあらゆる命令の実行が始まる。第4ステージでレジスタファイルからのリードを行っておく。第5ステージ以降のパイプラインはストールできない。

整数演算ユニットは、整数演算命令を受け持つ。整数レジスタファイル (IRF) と E-box で構成されている。IRFには32本の64ビットレジスタがあり、4つのリードポートと2つのライトポートがある。これらポートは整数演算ユニットと分岐ユニットに同数ずつ配分されている[8]。E-box には、加算器が1つ、論理演算ユニットが1つ、バレルシフタが1つ、乗算器が1つある。乗算とシフトとバイト操作を除く多くの整数演算命令は第5ステージで実行を完了するので、レイテンシは1サイクルである。バレルシフタはパイプライン化されているが、シフト命令とバイト操作命令は第6ステージの最後まで完了しないので、レイテンシは2サイクルとなる。乗算器は回路面積を節約するためパイプライン化されていない[4]。そのため乗算命令のレイテンシは、オペランドの値によって19サイクルから23サイクルまで変化する。第7ステージで、整数演算命令は結果をIRFに書き込む。

アドレス演算ユニットは A-box とも呼ばれ、ロード/ストア命令を実行する。アドレス演算ユニットと整数演算ユニットを同時に使えるようにするため、ロード/ストアの実効アドレス（仮想アドレス）を計算する加算器を A-box にも備えている[9]。仮想アドレスを物理アドレスに変換するため、32エントリのフルアソシアティブなトランスレーション・ルックアサイド・バッファ (TLB) を使用する[9]。このTLBを data translation buffer (DTB) と呼ぶ。21064は43ビットの仮想アドレスと34ビットの物理アドレスを実装しており、仮想アドレス空間は8TBまで、物理アドレス空間は16GBまでアドレス指定可能である。

ストア命令の結果は32バイト4エントリのライトバッファでバッファリングされる。連続なアドレスへの書き込みはライトバッファ上でマージされるので、バッファリングによって遅延が生じるものの、バス上のライト回数を減らす効果がある。そのためバストラフィックが軽減され、ロードも高速化される[9]。

浮動小数点演算ユニットは浮動小数点数レジスタファイル (FRF) と F-box で構成される[6]。FRFには32本の64ビットレジスタがあり、リードポートが3つ、ライトポートが2つある。F-box には浮動小数点演算用パイプラインとパイプライン化されていない除算ユニットがある。除算ユニットは1サイクルに1ビット結果を出力する。

第4ステージでは、浮動小数点数レジスタファイルからデータを読み込むと、それを仮数部、指数部、符号にフォーマットする。加算命令の場合、まず加算器で指数部の差分を計算し、結果を正規化するために仮数部の桁あわせを行う準備をする。

第5および第6ステージで、加減算の場合は正規化のためのシフトを行いスティッキービット[10]の計算を行う。乗算はパイプライン化され2ウェイ・インターリーブされた配列を使い、基数8のブースの乗算アルゴリズムを使用する[4][11]。第8ステージで最後の加算を行い、並行して丸めを実施する。第10ステージで結果をFRFに書き込む[11]。

このパイプラインで実行される命令のレイテンシは6サイクルとなる[11]。単精度（32ビット）と倍精度（64ビット）の除算はパイプライン化されていない除算ユニットを使用し、レイテンシはそれぞれ31サイクルと61サイクルである[12]。

21064には、8KBのデータキャッシュ（ライトスルー方式）と8KBの命令キャッシュという2つの一次キャッシュが内蔵されている。どちらもダイレクトマップ方式で1サイクルでアクセスでき、ラインサイズは32バイトである。6トランジスタのSRAMセルで構成されており、98μm² の面積を占めている。1,024セル×66セルという形で構成されており、上端の2列は冗長性を持たせるために用意されている。

二次キャッシュはオプションで外付け可能で、128KBから16MBまでの容量をサポートしている。プロセッサの内部クロック周波数の3分の1から16分の1の速度で駆動し、200MHzなら12,5MHzから66,67MHzとなる[13]。ダイレクトマップ方式でラインサイズはデフォルトでは128バイトであり、ラインサイズをもっと大きくすることもできる。二次キャッシュにはシステムバス経由でアクセスする。

外部インタフェースは128ビットのデータバスであり、内部クロック周波数の半分から8分の1の周波数で駆動する（200MHzなら25MHzから100MHz）。バス幅は変更可能で、64ビットにすることもできる。アドレスバスは34ビットである。

21064 のパッケージ

総トランジスタ数は168万個である[14]。最初のEV4はDECの CMOS-4 プロセスで製造されており、0.75μmルールとなっていて、3層のアルミニウム配線である[14]。寸法は 13.9mm × 16.8mm で、面積は 233.52 mm² である。後のEV4Sは CMOS-4S プロセスで製造されており、0.675μm ルールを採用してCMOS-4から10%縮小している。こちらの寸法は 12.4mm × 15.0mm で、面積は 186 mm² である[15][16]。

21064の電源電圧は3.3ボルト (V) である[14]。EV4では200MHzのとき最大30Wの電力消費となる。EV4Sの場合、150MHzのとき21.0W、166MHzのとき22.5W、200MHzのとき27.0Wとなる[17]。

21064のパッケージは431ピンでアルミナセラミックス製の pin grid array (PGA) であり、寸法は 61.72mm × 61.72mm である[18]。431ピンのうち291ピンが信号線で、140ピンは電源または接地用である[14][19]。ヒートシンクはパッケージに直付けする形で、タングステン製ヒートスプレッダから突き出ている2つのスタッドで固定する。

Alpha 21064A（コード名EV45）は当初 DECchip 21064A と呼ばれ、1993年10月に Alpha 21064 の発展版として登場した。動作周波数は200MHz、225MHz、233MHz、275MHz、300MHzがある。225MHz版は1994年7月6日に233MHz版で置き換えられ、233MHz版登場当初の価格は5,000個注文で単価788ドルと、225MHz版から10%ほど値下げしていた。同日275MHz版の価格も25%程度値下げしている（5,000個注文時1,083ドル）。300MHz版が発表されたのは1995年10月2日で、同時にサンプル出荷が始まり、1995年12月から量産出荷となった。21064A-275-PC というモデルもあり、Windows NT またはNTのメモリ管理モデルを採用したOSしか動作できない品種である。

21064A はAlphaマイクロプロセッサのハイエンドとして 21064 に取って代わった。ハイエンドのシステムでよく採用されており、DEC以外では以下のような採用例がある。

• Aspen Systems のワークステーション Alpine
• BTG の Action AXP275 RISC PC (275MHz)
• Carrera Computers のワークステーション Cobra AXP 275
• NekoTech のワークステーション Mach 2-289-T は、275MHz版を5%オーバークロックした289MHzで駆動した。
• Network Appliance（現ネットアップ）はストレージシステムで275MHz版を使用した。

21064 に対していくつかのマイクロアーキテクチャ上の改良を施している。一次キャッシュは2ウェイ・セットアソシアティブへと強化され、容量も命令/データ共に2倍の16KBとし、パリティによるタグおよびデータの誤り検出を追加している。浮動小数点数の除算ユニットが強化され、レイテンシが平均で半分になった。分岐予測は4,096エントリで2ビットの2レベル分岐予測に強化された。

総トランジスタ数は280万個で、寸法は 14.5mm × 10.5 mm、面積は 152.25 mm² である。DECの第5世代 CMOS プロセスである CMOS-5 プロセスで製造され、0.5μmルールで4層のアルミニウム配線である[20]。

Alpha 21066（コード名 LCA4、Low Cost Alpha）は当初 DECchip 21066 と呼ばれ、Alpha 21064 の低価格版として1993年9月10日に発表され、1994年初めごろから量産出荷された。当初166MHz版で5,000個注文時の単価が385ドルだった。組み込みシステム向けの100MHz版も存在した。サンプル出荷は1994年後半に始まり、1995年第3四半期から量産出荷を開始した。Microprocessor Report 誌によれば、21066はPCIコントローラを内蔵した世界初のマイクロプロセッサだった。

主に Windows NT の動作するパーソナルコンピュータをターゲットとしていた。DECはデスクトップPCの Multia、OEM用マザーボード AXPpci 33、ワンボードマイコン AXPvme で採用している。DEC以外では、Aspen Systems のワークステーション Alpine、Carrera Computers のワークステーション Pantera I、NekoTech の PCである Mach 1-166、Parsysのスーパーコンピュータ TransAlpha TA9000 シリーズといった採用例がある。

プロセスを縮小させたため、組み込みシステムのコスト低減を図った機能を追加することができた。二次キャッシュとECCをサポートしたメモリコントローラ、8MBのVRAMに対応した限定的なグラフィックス・アクセラレータ機能、PCIコントローラ、外部から33MHzのクロック供給を受けて内部クロック周波数を発生する位相同期回路 (PLL) クロックジェネレータといった機能を内蔵している。

メモリコントローラは、64KBから2MBまでの二次キャッシュと2MBから512MBまでのメモリをサポートする。ECCは1ビット、2ビット、4ビットの誤りを検出し、1ビットの誤りを訂正できる。コスト低減のため、システムバスを64ビットに限定し、ピン数とパッケージサイズの縮小につながっている。バス幅縮小により帯域幅も低くなっており、性能も20%ほど低下しているが、許容範囲とされていた。

総トランジスタ数は175万個で、寸法は 17.0mm × 12.3mm、面積は 209.1 mm² である。CMOS-4S プロセスで製造され、0.675μmルールで3層配線である。パッケージは287ピンPGAで、57.404mm × 57.404 mm である。

DEC Alpha 21066A

Alpha 21066A（コード名 LCA45）は、21064Aの低価格版である。1994年11月14日に発表され、同日から100MHz版と233MHz版のサンプル出荷を開始した。量産出荷は1995年3月からである。発表時、5,000個注文での単価は175ドル（100MHz版）と360ドル（233MHz）だった。後に266MHz版が追加された。

三菱電機がセカンドソースとなり、M36066A を生産した。1994年11月に100MHz版と233MHz版の生産を発表している。発表時、サンプル出荷は1994年12月、量産サンプル出荷は1995年7月、量産出荷は1995年9月と予定されていた。233MHz版は1,000個注文で単価490ドルとされていた[21]。

21064Aをベースとしているが、一次キャッシュはそれよりも小さい。パワーマネジメント機能を備えており、ソフトウェアから動作周波数を変更できる。

DECは21066を使っていた各種製品で21066Aを採用した。DEC以外では、Tadpole Technology がノートパソコン ALPHAbook 1 に233MHz版を採用した。

総トランジスタ数は180万個で、寸法は 14.8mm × 14.8mm、面積は 161.32 mm² である。DECの第5世代CMOSプロセスである CMOS-5 で製造され、0.5μmルールで3層配線となっていた。三菱電機の M36066A も 0.5μm ルール、3層配線で製造された。

Alpha 21068 は 21066 から派生した組み込みシステムに特化した製品で、当初 DECchip 21068 と呼ばれていた。21066と全く同一だが、動作周波数を下げて消費電力とコストを低減している。サンプル出荷は1993年9月10日から、量産出荷は1994年初めごろからである。66MHzで駆動し、消費電力は最大で9Wである。当初5,000個注文で単価221ドルとされていた。1994年6月6日、16%値下げして186ドルとすることを発表し、1994年7月3日から実際に値下げした。

DECでは、OEM向けマザーボード AXPpci 33、ワンボードマイコンの AXPvme 64 と 64LC で採用した。

Alpha 21068A は 21066Aから派生した組み込みシステムに特化した製品で、当初 DECchip 21068A と呼ばれていた。動作周波数は100MHzである。